杭州PCB抄板公司-緯亞電子：1　前言

　　 電磁兼容，即EMC（Electromagnetic Compatibility），是指干擾可以在不損害信息的前提下與有用信號共存。隨著(zhù)數字化產(chǎn)品的不斷問(wèn)世，其電磁兼容性的設計越來(lái)越引起人們的重視。因為高速數字電路工作時(shí)，會(huì )產(chǎn)生大量的高頻干擾信號，處理不好，不僅影響本身性能，而且還會(huì )影響周?chē)h(huán)境。以VCD機為例，VCD機中有高速數字信號處理電路，存在大量的脈沖干擾，處理不當，將影響音視頻的質(zhì)量和讀盤(pán)糾錯能力。嚴重時(shí)高頻干擾脈沖會(huì )通過(guò)電源或空間發(fā)射出來(lái)，影響周?chē)娮釉O備的正常工作?，F以VCD機為例討論數字AV產(chǎn)品的抗干擾設計。

2　數字AV產(chǎn)品的特點(diǎn)

　　 目前，數字AV產(chǎn)品除了廉價(jià)大眾化的VCD機外，為了滿(mǎn)足廣大用戶(hù)對音視頻產(chǎn)品的品質(zhì)要求，廠(chǎng)商又不斷地開(kāi)發(fā)DVD和數字電視等數字AV產(chǎn)品。數字AV產(chǎn)品的核心是DSP（Digital Signal Processor）系統，對音視頻信號進(jìn)行高速的數字信號處理，使人們視聽(tīng)享受達到較完美的境地。同時(shí)，由于數字信號處理的碼率很高，如VCD視盤(pán)機MPEG1視頻數據率和音頻數據率之和約1．5 Mb／s；DVD MPEG2音視頻可變碼率平均為4．69 Mb／s，大速率達10．7 Mb／s，可見(jiàn)碼率之高，處理系統又與高速的存儲器配合使用進(jìn)行數據的讀寫(xiě)。隨著(zhù)碼率的不斷提高，數字信號處理的速度越來(lái)越快，產(chǎn)生與速度成正比的大量干擾脈沖，且頻率越來(lái)越高，幅度越來(lái)越大，結果對產(chǎn)品的抗干擾設計帶來(lái)更大的難度，也是產(chǎn)品品質(zhì)高低的關(guān)鍵所在。

3　數字電路的常見(jiàn)干擾噪聲

　　對數字AV產(chǎn)品這樣一個(gè)數字信號處理系統來(lái)說(shuō)，常見(jiàn)以下幾種噪聲：
　　 （1）電源噪聲：在該數字系統中，主要由于受DSP電路、CPU、動(dòng)態(tài)存儲器件和其它數字邏輯電路在工作過(guò)程中邏輯狀態(tài)高速變換造成系統電流和電壓變化產(chǎn)生噪聲，溫度變化時(shí)的直流噪聲以及供電電源本身產(chǎn)生的噪聲等等。
　?。?）地線(xiàn)噪聲：在系統內，如果在各部分的地線(xiàn)之間出現電位差或者存在接地阻抗便會(huì )引起接地噪聲。
　?。?）反射噪聲：傳輸線(xiàn)路各部分的特性阻抗不同或與負載阻抗不匹配時(shí)，所傳輸的信號在終端（或臨界）部位發(fā)生反射，使信號波形發(fā)生畸變或產(chǎn)生震蕩。
　?。?）串擾噪聲：產(chǎn)生原因是由于扁平電纜或束捆導線(xiàn)等傳輸線(xiàn)之間，印制電路板內平行印制導線(xiàn)之間的電磁感應，以及高速開(kāi)關(guān)電流通過(guò)分布電容等寄生參數把無(wú)用信號成分疊加在目的信號上引起的。杭州PCB|杭州smt

4　電源和地線(xiàn)噪聲的抑制

　　 在數字AV產(chǎn)品中大量地應用了CMOS的數字器件和數字模擬混合器件，如DSP芯片、CPU、動(dòng)態(tài)RAM、D／A變換器和其它數字邏輯器件，當設備工作時(shí)這些器件同時(shí)工作會(huì )使電路板內的電源電壓和地電平波動(dòng)，導致信號波形產(chǎn)生尖峰過(guò)沖或衰減震蕩，造成數字IC電路的噪聲容限下降，而引起誤動(dòng)作，其原因是數字IC的開(kāi)關(guān)電流I和電源線(xiàn)、地線(xiàn)的電阻R所造成的電壓降eR＝IR與印條和元器件引腳的分布電感L所造成的感應電壓降eL＝L（dI／dt）兩者一起作用。
　　由圖1的模型可以進(jìn)一步說(shuō)明，假如線(xiàn)路中的電流從50 μA變成2 mA，上升沿為10
ns，則電阻引起的壓降為：eR＝IR＝2×200＝0．4，單位是mV，電感引起的壓降是：eL＝L（dI／dt）＝400 ×（2
－0．05）／10≈78，單位也是mV。

　　 可見(jiàn)由分布電感引起的電壓降相當大。由于數字AV產(chǎn)品中有好多條高頻數字信號線(xiàn)，因此，電源和地線(xiàn)的干擾是相當嚴重的。
　　 其次，由于一部分CMOS電路是數字模擬混合器件，如D／A轉換器件，根據CMOS的基本理論，數字模擬二部分電路形成在同一個(gè)N－型的芯片上，假如只有數字部分電源VDD供電，盡管模擬電源未接，VDD的電能會(huì )轉換到模擬部分N＋上去，VDD電壓依然會(huì )出現于模擬電源VCC腳上。同樣，VDD上存在的噪聲亦會(huì )出現在VCC上，由于VDD和VCC上的噪聲作用造成數?；旌想娐?，如音頻D／A PCM1710的THD＋N和動(dòng)態(tài)范圍下降，影響整機的性能。
　　為了抑制電源和地線(xiàn)噪聲，在數字AV產(chǎn)品設計中可以采取以下措施：
　 ?。?）選用貼片元件和盡可能縮短元件的引腳長(cháng)度，以減小元件分布電感的影響；選用噪聲容限大的數字IC。
　　 （2）在VDD及VCC電源端盡可能靠近器件接入濾波電容，以縮短開(kāi)關(guān)電流的流通途徑，用10 μF鋁電解和0．1
μF獨石電容并聯(lián)接在電源腳上。對于MPEG板主電源輸入端和MPEG解碼芯片以及DRAM，SDRAM等高速數字IC的電源端可以用鉭電解電容代替鋁電解，因為鉭電解的對地阻抗比鋁電解小得多。
　　 （3）印制板布局時(shí)，要將模擬電路區和數字電路區合理地分開(kāi)，電源和地線(xiàn)單獨引出，電源供給處匯集到一點(diǎn)；PCB布線(xiàn)時(shí)，高頻數字信號線(xiàn)要用短線(xiàn)，主要信號線(xiàn)好集中在PCB板中心，時(shí)鐘發(fā)生電路應在板中心附近，時(shí)鐘扇出應采用菊鏈式或并聯(lián)布線(xiàn)，同時(shí)電源線(xiàn)盡可能遠離高頻數字信號線(xiàn)或用地線(xiàn)隔開(kāi)。
　　 （4）印制板的電源線(xiàn)和地線(xiàn)印制條盡可能寬，以減小線(xiàn)電阻，從而減小公共阻抗引起的干擾噪聲。
　　 （5）對數?；旌想娐?，VDD與VCC應該聯(lián)到模擬電源VCC，AGND與DGND接到模擬地AGND，如圖2所示，根據BB，PHILIPS，東芝公司實(shí)驗結果，建議把D／A器件視為模擬器件，MPEG電路與D／A器件連接如圖3，D／A器件必須置于A(yíng)GND上，同時(shí)要提供一條數字回路供這些數字噪聲／能量反饋回信號源，以減小數字器件的噪聲對模擬電路的影響，使D／A器件的動(dòng)態(tài)特性提高。

　　 實(shí)測VCD機MPEG解壓板數字電源VDD與模擬電源VCC的噪聲電平如圖4所示，由波形可知，電源上疊加的噪聲電平已相當小，VDD噪聲電平與VCC噪聲電平波形基本一致，且數字電源噪聲電平明顯大于模擬電源的噪聲電平，這說(shuō)明這些干擾脈沖主要由數字信號產(chǎn)生的。

5　反射干擾噪聲的抑制

　　 在數字信號處理系統中，要進(jìn)行很多時(shí)鐘信號和數字信號的傳輸，因其傳輸線(xiàn)路始端和終端阻抗不匹配，所傳輸的信號會(huì )在阻抗不連續處發(fā)生反射，使傳輸的信號波形出現上沖、下降和振蕩。反射還會(huì )降低器件噪聲容限，加大延遲時(shí)間，而且如傳輸線(xiàn)傳輸時(shí)間與所傳輸的延遲時(shí)間大致相同，反射會(huì )帶來(lái)嚴重的后果，有的使傳輸的信息產(chǎn)生錯誤，有的使電壓超過(guò)電路的極限值影響電路的正常工作。
　　 傳輸線(xiàn)上阻抗不匹配，即特性阻抗為Z0的傳輸線(xiàn)與阻抗不等于Z0的信號源、負載電路、負載元件或者特性阻抗不等于Z0的線(xiàn)路連接。通常情況下，傳輸線(xiàn)是無(wú)損耗線(xiàn)，單位長(cháng)度傳輸線(xiàn)的傳輸時(shí)間τ＝和特性阻抗，式中C，L為單位長(cháng)度傳輸的分布電容和分布電感。
　　傳輸線(xiàn)大匹配線(xiàn)長(cháng)度lmax＝trv／k
式中：lmax——單位m
　　　tr——傳輸信號的前沿時(shí)間（μs）
　　 v——電磁波速度，1．4×108～1．4×108 m／s
　　 k——經(jīng)驗常數，一般取k＝4～5
　　 如果傳輸線(xiàn)的長(cháng)度超過(guò)lmax，應在其始端和終端進(jìn)行阻抗匹配。
　　 現在對信號在傳輸線(xiàn)上的傳輸過(guò)程做一分析：信號從始端出發(fā)，經(jīng)傳輸線(xiàn)向終端負載，由于阻抗不匹配就會(huì )造成信號嚴重畸變。下面以VCD機機芯DSP信號輸出端至MPEG板之間傳輸線(xiàn)為例進(jìn)一步加以說(shuō)明。用長(cháng)10cm束捆線(xiàn)和長(cháng)60
cm扁平電纜作傳輸線(xiàn)進(jìn)行對比實(shí)驗。先用束捆線(xiàn)作實(shí)驗，用泰克TDS－520A數字示波器測得DSP輸出端和MPEG板輸入端的波形基本一致，以如圖5所示BCK波形為例。
　　 由圖5可見(jiàn)，BCK的上升沿時(shí)間Tr≈10 ns，其lmax＝50 cm，因此束捆線(xiàn)長(cháng)度l＝10 cm＜＜lmax，因是短線(xiàn)，傳輸時(shí)間很短不必進(jìn)行阻抗匹配。然而如把束捆線(xiàn)換成長(cháng)60 cm的扁平電纜，BCK的波形如圖6所示。

　　 由BCK波形知，換成扁平電纜后，波形畸變明顯變大，主要是上升沿變差，上升時(shí)間tr變大和波形的波峰谷比變大。其原因是扁平電纜的長(cháng)度l＝60 cm＞lmax＝50
cm，傳輸電纜要作長(cháng)線(xiàn)處理，其阻抗必須進(jìn)行匹配，DSP輸入端的上升時(shí)間變長(cháng)是由于反射至DSP輸出端反射波的反射系數有正有負而形成波峰和波谷使上升時(shí)間tr變長(cháng)，DATA，LRCK波形也有類(lèi)似情況。
　　 通過(guò)上述比較實(shí)驗，要抑制反射干擾，要設法使發(fā)送端和終端的阻抗匹配，或者把傳輸線(xiàn)的長(cháng)度盡可能縮短，即l＜＜lmax，由于是民用產(chǎn)品，還要考慮到生產(chǎn)成本及生產(chǎn)加工過(guò)程方便等原因。
　　在數字AV產(chǎn)品中，采取的措施為：
　　 （1）DSP輸出端加適當電阻使之與束捆線(xiàn)和扁平電纜的特性阻抗基本相一致，發(fā)送端的阻抗基本匹配，抵消了數字信號脈沖上升／下降的過(guò)沖。
　　 （2）把束捆線(xiàn)的長(cháng)度縮短為l＜＜lmax，因線(xiàn)很短，波形畸變輕微。實(shí)際結果使DSP的波形明顯改善，實(shí)際電路如圖7所示。

　　 （3）用終端二極管取代匹配電阻，此法已廣泛應用于數字IC的芯片制作中，作為輸入輸出端的匹配和保護網(wǎng)絡(luò )，如圖8。這種匹配方法有以下優(yōu)點(diǎn)：能改善終端波形；對發(fā)送端的電平高低沒(méi)有影響；補設方便，同機有多個(gè)負載時(shí)達到佳匹配；具有保護作用，有效抑制過(guò)沖脈沖。 　?。?）加整形電路可減小連接線(xiàn)不匹配引起干擾噪聲的影響，整形電路通常加在輸入端前且要注意不能產(chǎn)生信號新的相位變化。如圖9是PHILIPS
3碟VCD機芯與MPEG板進(jìn)行時(shí)鐘傳輸時(shí)在MPEG板時(shí)鐘輸入端加接的一個(gè)整形電路。

6 　數字信號的串擾抑制

　　 所謂串擾是指信號傳輸線(xiàn)在傳輸信號的過(guò)程中，在其相鄰信號線(xiàn)上引起嚴重的干擾噪聲，大多發(fā)生在扁平電纜、束捆導線(xiàn)或印制板電路上平行的印制導線(xiàn)之間。串擾的強弱與相鄰兩信號線(xiàn)之間的互阻抗和信號本身的阻抗有關(guān)。下面討論扁平電纜的串擾問(wèn)題。
　　 現代數字AV產(chǎn)品中，廣泛使用扁平電纜做連接導線(xiàn)，雖有很多優(yōu)點(diǎn)，然而若使用不當，很易發(fā)生串擾，引起意相不到的問(wèn)題，影響數字產(chǎn)品的正常工作。扁平電纜的各導線(xiàn)之間均有分布電容，如圖10所示。

　　 經(jīng)實(shí)際測量，每10 cm長(cháng)的相鄰導線(xiàn)間的分布電容約3 pF。頻率為100 MHz時(shí)，1 pF電容的阻抗為1．6 kΩ，10
cm傳輸的耦合阻抗僅為0．5 kΩ，而且扁平電纜導線(xiàn)的分布電容與其長(cháng)度成正比，布線(xiàn)較長(cháng)時(shí)串擾更為嚴重。以VCD機為例，信號為數百千赫茲、數兆赫茲的方波和10～20 MHz的時(shí)鐘信號，其含有的幾十倍的高次諧波，信號頻譜高近數百兆赫茲，這種高頻分量極易通過(guò)扁平電纜各導線(xiàn)之間的分布電容相互串擾。在VCD機試制時(shí)，筆者做過(guò)對比實(shí)驗，分別用60 cm長(cháng)扁平電纜和10 cm長(cháng)的束捆線(xiàn)連接DSP與MPEG板，其波形如圖11所示。

　　 由圖11可見(jiàn)，60 cm扁平電纜上的干擾明顯比10cm長(cháng)束捆線(xiàn)上的干擾大的多，說(shuō)明扁平電纜分布電容與長(cháng)度成正比，干擾又與分布電容成正比。
　　 如把DSP輸出端的BCK時(shí)鐘斷開(kāi)，60cm扁平電纜的LRCK波形如圖12所示。由圖12可以看出，LRCK干擾點(diǎn)明顯減少和干擾脈沖幅度下降。由此說(shuō)明干擾大部分來(lái)自BCK方波信號，導線(xiàn)間保持一定距離可降干擾。
　　 在松下130／330　DVD機中，機芯數據輸出為并口方式，與MPEG板之間用軟性印制電纜連接，由于DVD　MPEG2的碼率是VCD機的幾倍，且主時(shí)鐘的頻率比VCD高，所以，每根數據時(shí)鐘線(xiàn)之間用地線(xiàn)隔開(kāi)，連接電纜表面涂覆一層導電層加以屏蔽，可以減小線(xiàn)間的分布電容，從而減小線(xiàn)間的相互串擾和高頻脈沖向外輻射。
　　 在數字AV產(chǎn)品中采取了以下措施：
　　 （1）盡可能縮短信號線(xiàn)的傳輸長(cháng)度。
　　 （2）在多種電平的信號傳輸時(shí)，應盡量把前后沿時(shí)間相近的同級電平信號劃為一組傳輸。就VCD來(lái)說(shuō)，DATA，BCK，LRCK信號與主時(shí)鐘之間用一根地線(xiàn)相互隔離。必要時(shí)用屏蔽線(xiàn)代替束捆線(xiàn)來(lái)傳輸MCLK和BCK時(shí)鐘，減小串擾和輻射。
　?。?）若條件允許，在雙面印制板布線(xiàn)時(shí)，正面傳輸高頻數字信號和時(shí)鐘信號，在其傳輸印制電路背面盡可能加大接地面積，這樣由于平行導線(xiàn)間的分布電容在導線(xiàn)接近地平面時(shí)會(huì )變小的緣故，信號線(xiàn)之間串音干擾會(huì )減??；在MPEG芯片、DRAM、SDRAM及其它高速數字器件印制板布線(xiàn)時(shí)，其背面布上大片地線(xiàn)，地線(xiàn)可以吸收屏蔽器件產(chǎn)生的高頻脈沖噪聲。

7　數字信號處理系統的抗干擾設計

　　 實(shí)際上，電源線(xiàn)電流變化產(chǎn)生的感應壓降、數字信號傳輸的反射干擾和數字信號間的串擾相互之間有著(zhù)密切聯(lián)系且密不可分的。反映在數字信號處理系統中，其危害性大的是高頻脈沖噪聲。所以，抑制高頻脈沖噪聲是數字AV產(chǎn)品電磁兼容性設計的重要組成部分。
　　 在VCD設計過(guò)程中，整機調試時(shí)，遇到整機工作時(shí)功能出錯，通過(guò)內置檢測程序檢測到CPU和MPEG芯片CL680A1連接如圖13，用示波器觀(guān)察HRDY和HCK上高頻毛刺較大，采用在HRDY上并聯(lián)一個(gè)51pF電容，而HCK考慮到并聯(lián)電容會(huì )影響其上升和下降時(shí)間，采用觸發(fā)器對HCK進(jìn)行整形如圖14，此處MCLK時(shí)鐘頻率遠大于HCK頻率。通過(guò)采取以上措施后，用內置檢測程序檢測數據通信的準確率大，達到100％，整機工作完全正常。

　　 為了提高系統的抗干擾性能，在數字AV產(chǎn)品中可采用如下措施：
　　 （1）增加總線(xiàn)的抗干擾能力。
　　 采用三態(tài)門(mén)方式總線(xiàn)結構，總線(xiàn)加上拉電阻使總線(xiàn)在瞬間處于穩定的高電平而消除總線(xiàn)處于電壓不穩定的懸浮狀態(tài)，總線(xiàn)須加緩沖器。
　　 （2）用軟件消除干擾。
　　 在系統設計時(shí)，雖在硬件上作了種種改進(jìn)，但抗干擾效果并不顯著(zhù)，如出現系統的“死機”和數據傳輸錯誤等等，從軟件著(zhù)手可加以改進(jìn)：（A）使用監控計時(shí)器（Watch　Dog　Timer）來(lái)檢測系統是否受干擾，一旦系統受到干擾立即采取系統中斷使系統重新進(jìn)行初始化后再啟動(dòng)，以消除干擾影響；（B）采用軟件容錯技術(shù)就是承認故障和錯誤是客觀(guān)事實(shí)，并考慮采取措施來(lái)消除、抑制、減小其造成的影響。
　　 （3）提高系統控制信號抗干擾能力。
　　在系統中通常有RESET，STB等控制線(xiàn)，CPU與其控制器件的傳輸距離較遠且控制線(xiàn)阻抗較高，易受脈沖噪聲干擾，對等控制信號在被控器件的輸入端并接一個(gè)20pF電容能消除干擾，而對RESET等控制信號并接0．01
μF電容，干擾問(wèn)題也可解決。對控制線(xiàn)加緩沖驅動(dòng)器，使控制線(xiàn)的阻抗變低，也具有抑制干擾的作用。
　　 （4）IC不用端子的處理。
　　 對于這些空著(zhù)不用的端子一定要妥善處理，否則噪聲很容易通過(guò)分布電容而進(jìn)入這些端子。對電路造成干擾。如TTL，CMOS電路不用的輸入端加1～10kΩ的上拉電阻，觸發(fā)器不用的輸出端并一個(gè)小容量的陶瓷電容等等。

8　電源電路的抗干擾措施.

　　 實(shí)驗研究表明，電源電路的抗干擾措施完善了，電子線(xiàn)路的抗干擾問(wèn)題就解決了一大半。如果不注意這一點(diǎn)，在復雜的電子線(xiàn)路內部到處加抗干擾措施，終也并不一定能有很好的效果。另外，電源本身也是一個(gè)干擾源，如電源紋波、自激振蕩、開(kāi)關(guān)電源產(chǎn)生的尖峰脈沖噪聲，都是對電子線(xiàn)路造成干擾的重要原因。對于數字AV產(chǎn)品來(lái)說(shuō)，提高電源電路的抗干擾能力尤為重要。
　　 以VCD設計為例，所用的電源經(jīng)歷了從線(xiàn)性電源、高壓開(kāi)關(guān)電源和低壓開(kāi)關(guān)電源的過(guò)程。早期產(chǎn)品使用線(xiàn)性電源存在如下問(wèn)題：
　　 （1）電磁兼容性能不好，電源端注入干擾和整機的輻射干擾很難達到家標準。
　?。?）整機的音視頻的性能指標達不到家優(yōu)等品標準。
　?。?）由于整機具有AC電源＋10％和－20％的穩壓性能要求，主電源5V穩壓塊的功耗很大，造成穩壓塊有過(guò)熱現象，產(chǎn)生熱噪聲，紋波抑制能力下降，穩壓器件過(guò)熱影響整機可靠性；同時(shí)，由于散熱器的加大，穩壓塊的分布電容變大，這是造成電源端注入干擾大的原因。
　　 針對上述問(wèn)題，在電源變壓器的前端加裝電源濾波器，如圖15，這種電源濾波器具有良好抑制共模噪聲和串模噪聲的能力，來(lái)隔離外部和內部脈沖噪聲的干擾。在電源端注入干擾測試時(shí)，在0．5～30
MHz頻率范圍內，對大于10 MHz干擾脈沖噪聲作用不大，這是由于5V電源穩壓塊、電源變壓器和電源濾波器電感線(xiàn)圈的分布電容較大造成的。而對整機音視頻性能指標和輻射干擾改善很小。通過(guò)加強MPEG板電源濾波去耦，多處加裝濾波電容和多處加銅皮接地，同時(shí)適當加大5V電源的散熱器，測試結果性能基本達到標準要求，而多處加銅皮接地給生產(chǎn)和工藝帶來(lái)困難。 　　由于線(xiàn)性電源存在缺陷，故采用開(kāi)關(guān)電源來(lái)取代線(xiàn)性電源。先試驗高壓開(kāi)關(guān)電源，由于開(kāi)關(guān)管電源是經(jīng)交流220V電源整流濾波后的電源電壓約300V直流，且以20kHz以上的頻率開(kāi)關(guān)工作，在電源線(xiàn)路內的dU／dt，dI／dt變化很劇烈，產(chǎn)生了很大的浪脈電壓脈沖和其它各種噪聲，形成了強烈的干擾源。雖然采取一些措施抑制噪聲并應用在VCD機中，整機的性能指標很難令人滿(mǎn)意。而后，經(jīng)理論分析得知，造成強烈干擾的原因是開(kāi)關(guān)管的工作電壓過(guò)高，因此，設法降低開(kāi)關(guān)管的工作電壓而試用低壓開(kāi)關(guān)電源，試驗達到相當滿(mǎn)意的結果。低壓開(kāi)關(guān)電源的方框圖如圖16。

　　 與高壓開(kāi)關(guān)電源比較可知，開(kāi)關(guān)管工作電壓降至十幾伏，dU／dt，dI／dt比高壓開(kāi)關(guān)電源低得多，產(chǎn)生的浪脈電壓脈沖要小得多，而且開(kāi)關(guān)管的功耗和反峰電壓減小使開(kāi)關(guān)管的分布電容減小很多，結果是浪脈電壓脈沖對DSP系統影響大大減??；由于低壓開(kāi)關(guān)電源電路分路電容的減小，DSP系統產(chǎn)生的高頻脈沖噪聲通過(guò)電源向外輻射受到有效抑制。整機應用低壓開(kāi)關(guān)電源后測試結果為：電源端注入干擾和輻射干擾較易達到家標準，特別是電源端注入干擾效果更加明顯，整機的音視頻性能也易達到家優(yōu)等品標準。低壓開(kāi)關(guān)電源因使用了降低變壓器而使成本相對提高，但是對于一些數字AV產(chǎn)品，由于抗干擾要求相當高，選用低壓開(kāi)關(guān)電源是相當合適的，對提高整機的性能是相當有益的。

9　結束語(yǔ)

　　 際上十分重視電子產(chǎn)品的EMC設計，歐美、日本等電子產(chǎn)品的電磁兼容標準是強制執行的。因此，在數字AV產(chǎn)品設計、試制過(guò)程中，應把EMC設計作為設計過(guò)程的重要一環(huán)，從元件選購、電路板設計及整機整體布局嚴格按照數字電路的抗干擾設計要求，可以設計、開(kāi)發(fā)出具備良好電磁兼容性能和優(yōu)良音視頻性能的數字AV產(chǎn)品。

(杭州PCB|杭州smt|杭州PCB設計|杭州pcb打樣|杭州pcb抄板|杭州pcb板生產(chǎn)廠(chǎng)家-杭州緯亞電子科技有限公司)