1.原理圖常見(jiàn)錯誤：

（1）ERC報告管腳沒(méi)有接入信號：
a. 創(chuàng )建封裝時(shí)給管腳定義了I/O屬性；
b.創(chuàng )建元件或放置元件時(shí)修改了不一致的grid屬性，管腳與線(xiàn)沒(méi)有連上；
c. 創(chuàng )建元件時(shí)pin方向反向，必須非pin name端連線(xiàn)。

（2）元件跑到圖紙界外：沒(méi)有在元件庫圖表紙中心創(chuàng )建元件。
（3）創(chuàng )建的工程文件網(wǎng)絡(luò )表只能部分調入pcb：生成netlist時(shí)沒(méi)有選擇為global。
（4）當使用自己創(chuàng )建的多部分組成的元件時(shí)，千萬(wàn)不要使用annotate.

2.PCB中常見(jiàn)錯誤：
（1）網(wǎng)絡(luò )載入時(shí)報告NODE沒(méi)有找到：
a. 原圖中的元件使用了pcb庫中沒(méi)有的封裝；
b. 原理圖中的元件使用了pcb庫中名稱(chēng)不一致的封裝；
c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pinnumber 為e,b,c, 而pcb中為1，2，3。
（2）打印時(shí)總是不能打印到一頁(yè)紙上：
a. 創(chuàng )建pcb庫時(shí)沒(méi)有在原點(diǎn)；
b. 多次移動(dòng)和旋轉了元件，pcb板界外有隱藏的字符。選擇顯示所有隱藏的字符， 縮小pcb, 然后移動(dòng)字符到邊界內。

（3）DRC報告網(wǎng)絡(luò )被分成幾個(gè)部分：

表示這個(gè)網(wǎng)絡(luò )沒(méi)有連通，看報告文件，使用選擇CONNECTEDCOPPER查找。

另外提醒朋友盡量使用WIN2000, 減少藍屏的機會(huì )；多幾次導出文件，做成新的DDB文件，減少文件尺寸和PROTEL僵死的機會(huì )。如果作較復雜得設計，盡量不要使用自動(dòng)布線(xiàn)。

在PCB設計中，布線(xiàn)是完成產(chǎn)品設計的重要步驟，可以說(shuō)前面的準備工作都是為它而做的，在整個(gè)PCB中，以布線(xiàn)的設計過(guò)程限定高，技巧細、工作量大。PCB布線(xiàn)有單面布線(xiàn)、 雙面布線(xiàn)及多層布線(xiàn)。

布線(xiàn)的方式也有兩種：自動(dòng)布線(xiàn)及交互式布線(xiàn)，在自動(dòng)布線(xiàn)之前， 可以用交互式預先對要求比較嚴格的線(xiàn)進(jìn)行布線(xiàn)，輸入端與輸出端的邊線(xiàn)應避免相鄰平行， 以免產(chǎn)生反射干擾。
必要時(shí)應加地線(xiàn)隔離，兩相鄰層的布線(xiàn)要互相垂直，平行容易產(chǎn)生寄生耦合。