為搶攻復雜晶片設計商機，明導際(Mentor Graphics)宣布為Veloce硬體模擬平臺推出新型應用程式(Apps)，可快速擴展用于SoC和系統設計驗證的硬體模擬使用模型，同時(shí)，新型Veloce Apps還可因應內電路硬體模擬(ICE)除錯、良率提升，以及晶片量產(chǎn)與閘級驗證等領(lǐng)域的挑戰。 

    明導際硬體模擬部門(mén)產(chǎn)品市場(chǎng)經(jīng)理Gabriele Pulini認為，隨著(zhù)物聯(lián)網(wǎng)發(fā)展持續增溫，復雜化IC設計需求將逐漸成長(cháng)。 

    明導際硬體模擬部門(mén)產(chǎn)品市場(chǎng)經(jīng)理Gabriele Pulini表示，盡管2016年半導體市場(chǎng)景氣看淡，智慧手機發(fā)展也趨于飽和，但隨著(zhù)物聯(lián)網(wǎng)(IoT)發(fā)展持續增溫，如自動(dòng)駕駛系統(ADAS)等應用興起，復雜化的晶片設計將逐漸成長(cháng)。為此，明導推出此一解決方案，以加速驗證與設計時(shí)間，未來(lái)該公司也將持續發(fā)展這塊市場(chǎng)，此一市場(chǎng)將會(huì )是明導重要的營(yíng)收來(lái)源。 

    Veloce硬體加速模擬平臺為明導Enterprise Verification Platform(EVP)核心技術(shù)，EVP通過(guò)將高級驗證技術(shù)融合在一個(gè)綜合性平臺中，提高了ASIC和SoC功能驗證的生產(chǎn)率。新型Veloce Apps包括Veloce Deterministic ICE、Veloce DFT和Veloce FastPath，可解決復雜SoC和系統設計中的關(guān)鍵系統級驗證難題。這些應用程式在升級的Veloce OS3作業(yè)系統上運行，而新的作業(yè)系統加快了設計編譯周期、閘級網(wǎng)表流程和波形產(chǎn)生時(shí)間(Time to Visibility)。相較于以硬體為中心的策略，Veloce OS3上的Veloce Apps可以更快速地向更多工程師提供更豐富的功能。 

    據了解，每種新型Veloce Apps均可解決一項特定驗證問(wèn)題：Veloce Deterministic ICE加入了100%電路偵錯可見(jiàn)性和錯誤可重復性，從而克服了內電路硬體模擬環(huán)境的不可預知性，并可使用其他“基于模擬的”使用模型。 

    Veloce DFT可提升下線(xiàn)之前的可測試性設計(DFT)驗證速度，從而大程度地降低災難性故障的風(fēng)險，并極大減少了DFT電路插入后驗證設計的執行時(shí)間；至于Veloce FastPath則可以在更快速的模型執行速度驗證大型多時(shí)脈SoC設計時(shí)，優(yōu)化硬體加速模擬性能。 

    此外，Veloce OS作業(yè)系統為Veloce平臺增加了軟體可程式設計性和資源管理，使其更容易添加可提高硬體模擬加速器投資回報(ROI)的全新使用模型。新升級的Veloce OS3涵蓋多種創(chuàng )新，包括：整合全新的高性能平臺，減少50%的編譯時(shí)間；更快速的閘級流程“隨插隨用”，能接受平面或階層化的網(wǎng)表設計。