杭州PCB抄板公司-緯亞電子： 為了進(jìn)行電路模擬，必須先建立元器件的模型，也就是對于電路模擬程序所支持的各種元器件，在模擬程序中必須有相應的數學(xué)模型來(lái)描述他們，即能用計算機進(jìn)行運算的計算公式來(lái)表達他們。

一個(gè)理想的元器件模型，應該既能正確反映元器件的電學(xué)特性又適于在計算機上進(jìn)行數值求解。一般來(lái)講，器件模型的精度越高，模型本身也就越復雜，所要求的模型參數個(gè)數也越多。這樣計算時(shí)所占內存量增大，計算時(shí)間增加。而集成電路往往包含數量巨大的元器件，器件模型復雜度的少許增加就會(huì )使計算時(shí)間成倍延長(cháng)。反之，如果模型過(guò)于粗糙，會(huì )導致分析結果不可靠。因此所用元器件模型的復雜程度要根據實(shí)際需要而定。

在基于信號完整性計算機分析的PCB設計方法中，為核心的部分就是pcb板級信號完整性模型的建立，這是與傳統的設計方法的區別之處。SI模型的正確性將決定設計的正確性，而SI模型的可建立性則決定了這種設計方法的可行性。

目前構成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱(chēng)為行為級模型。這種模型的代表是IBIS模型和S參數。其優(yōu)點(diǎn)是建模和使用簡(jiǎn)單方便，節約資源，適用范圍廣泛，特別是在高頻、非線(xiàn)性、大功率的情況下行為級模型幾乎是唯一的選擇。缺點(diǎn)是精度較差，一致性不能保證，受測試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎，從元器件的數學(xué)方程式出發(fā)，得到的器件模型及模型參數與器件的物理工作原理有密切的關(guān)系。SPICE模型是這種模型中應用廣泛的一種。其優(yōu)點(diǎn)是精度較高，特別是隨著(zhù)建模手段的發(fā)展和半導體工藝的進(jìn)步和規范，人們已可以在多種級別上提供這種模型，滿(mǎn)足不同的精度需要。缺點(diǎn)是模型復雜，計算時(shí)間長(cháng)。

一般驅動(dòng)器和接收器的模型由器件廠(chǎng)商提供，傳輸線(xiàn)的模型通常從場(chǎng)分析器中提取，封裝和連接器的模型即可以由場(chǎng)分析器提取，又可以由制造廠(chǎng)商提供。

在電子設計中已經(jīng)有多種可以用于PCB板級信號完整性分析的模型，其中為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

一、SPICE模型

Spice是SimulationProgramwithIntegratedCircuitEmphasis的縮寫(xiě)，是一種功能強大的通用模擬電路仿真器，已經(jīng)具有幾十年的歷史了，該程序是美加利福尼亞大學(xué)伯克利分校電工和計算科學(xué)系開(kāi)發(fā)的，主要用于集成電路的電路分析程序中，Spice的網(wǎng)表格式變成了通常模擬電路和晶體管級電路描述的標準，其一版本于1972年完成，是用Fortran語(yǔ)言寫(xiě)成的，1975年推出正式實(shí)用化版本，1988年被定為美家工業(yè)標準，主要用于IC，模擬電路，數?；旌想娐?，電源電路等電子系統的設計和仿真。由于Spice仿真程序采用完全開(kāi)放的政策，用戶(hù)可以按自己的需要進(jìn)行修改，加之實(shí)用性好，迅速得到推廣，已經(jīng)被移植到多個(gè)操作系統平臺上。

自從Spice問(wèn)世以來(lái)，其版本的更新持續不斷，有Spice2、Spice3等多個(gè)版本，新版本主要在電路輸入、圖形化、數據結構和執行效率上有所增強，人們普遍認為Spice2G5是為成功和有效的，以后的版本僅僅是局部的變動(dòng)。

同時(shí)，各種以伯克利的Spice仿真程序的算法為核心的商用Spice電路仿真工具也隨之產(chǎn)生，運行在PC和UNIX平臺，許多都是基于原始的SPICE2G6版的源代碼，這是一個(gè)公開(kāi)發(fā)表的版本，它們都在Spice的基礎上做了很多實(shí)用化的工作，比較常見(jiàn)的Spice仿真軟件有Hspice、Pspice、Spectre、Tspice、

SmartSpcie、IsSpice等，雖然它們的核心算法雷同，但仿真速度、精度和收斂性卻不一樣，其中以Synopsys公司的Hspice和Cadence公司的Pspice為著(zhù)名。Hspice是事實(shí)上的Spice工業(yè)標準仿真軟件，在業(yè)內應用為廣泛，它具有精度高、仿真功能強大等特點(diǎn)，但它沒(méi)有前端輸入環(huán)境，需要事前準備好網(wǎng)表文件，不適合初級用戶(hù)，主要應用于集成電路設計；Pspice是個(gè)人用戶(hù)的佳選擇，具有圖形化的前端輸入環(huán)境，用戶(hù)界面友好，性?xún)r(jià)比高，主要應用于PCB板和系統級的設計。

SPICE仿真軟件包含模型和仿真器兩部分。由于模型與仿真器是緊密地集成在一起的，所以用戶(hù)要添加新的模型類(lèi)型是很困難的，但是很容易添加新的模型，僅僅需要對現有的模型類(lèi)型設置新的參數即可。

SPICE模型由兩部分組成：模型方程式(ModelEquations)和模型參數(ModelParameters)。由于提供了模型方程式，因而可以把SPICE模型與仿真器的算法非常緊密地聯(lián)接起來(lái)，可以獲得更好的分析效率和分析結果。

現在SPICE模型已經(jīng)廣泛應用于電子設計中，可對電路進(jìn)行非線(xiàn)性直流分析、非線(xiàn)性瞬態(tài)分析和線(xiàn)性交流分析。被分析的電路中的元件可包括電阻、電容、電感、互感、獨立電壓源、獨立電流源、各種線(xiàn)性受控源、傳輸線(xiàn)以及有源半導體器件。SPICE內建半導體器件模型，用戶(hù)只需選定模型級別并給出合適的參數。

采用SPICE模型在PCB板級進(jìn)行SI分析時(shí)，需要集成電路設計者和制造商提供詳細準確描述集成電路I/O單元子電路的SPICE模型和半導體特性的制造參數。由于這些資料通常都屬于設計者和制造商的知識產(chǎn)權和機密，所以只有較少的半導體制造商會(huì )在提供芯片產(chǎn)品的同時(shí)提供相應的SPICE模型。

SPICE模型的分析精度主要取決于模型參數的來(lái)源(即數據的精確性)，以及模型方程式的適用范圍。而模型方程式與各種不同的數字仿真器相結合時(shí)也可能會(huì )影響分析的精度。除此之外，PCB板級的SPICE模型仿真計算量較大，分析比較費時(shí)。

二、IBIS模型

IBIS是I/OBufferInformationSpecification的縮寫(xiě)，它是一種基于I/V曲線(xiàn)的對I/OBUFFER快速準確建模的方法，是反映芯片驅動(dòng)和接收電氣特性的一種際標準，它提供一種標準的文件格式來(lái)記錄如驅動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負載等參數，非常適合做振蕩和串擾等高速電路設計中的計算與仿真。

為了制定統一的IBIS格式，EDA公司、IC供應商和終用戶(hù)成立了一個(gè)IBIS格式制定委員會(huì )，IBIS公開(kāi)論壇也隨之誕生，它是由一些EDA廠(chǎng)商、計算機制造商、半導體廠(chǎng)商和大學(xué)組成的。 杭州PCB|杭州smt 

在1993年，格式制定委員會(huì )推出了IBIS的一個(gè)標準Version1.0，以后不斷對其進(jìn)行修訂，現在的新正式版本是2004年公布的Version4.1，V4.1主要加入了對多語(yǔ)言模型的支持，包括BerkeleySPICE,VHDL-AMS和Verilog-AMS，IBIS模型具備了對整個(gè)系統建模的能力，模型應用的范圍得到了很大的擴充，但是這需要同時(shí)支持這些模型的混合仿真引擎才能進(jìn)行仿真，因此模型的軟件的大規模應用還有待時(shí)日。IBIS標準已經(jīng)得到了EIA的認可，被定義為ANSI/EIA-656-A標準。每一個(gè)新的版本都會(huì )加入一些新的內容，但這些新內容都只是一個(gè)IBIS模型文件中的可選項目而不是必須項目，這就保證了IBIS模型的向后兼容性能。

現在，已經(jīng)有幾十個(gè)EDA公司成為IBIS公開(kāi)論壇的成員，支持IBIS的EDA公司提供不同器件的IBIS模型以及軟件仿真工具。有越來(lái)越多的半導體廠(chǎng)商開(kāi)始提供自己產(chǎn)品的IBIS模型。由于IBIS模型無(wú)需描述I/O單元的內部設計和晶體管制造參數，因而得到了半導體廠(chǎng)商的歡迎和支持?，F在各主要的數字集成電路制造商都能夠在提供芯片的同時(shí)提供相應的IBIS模型。

IBIS規范本身只是一種文件格式，它說(shuō)明在一標準的IBIS文件中如何記錄一個(gè)芯片的驅動(dòng)器和接收器的不同參數，但并不說(shuō)明這些被記錄的參數如何使用，這些參數需要由使用IBIS模型的仿真工具來(lái)讀取。

IBIS模型僅提供驅動(dòng)器和接收器的行為描述，但不泄漏電路內部構造的知識產(chǎn)權細節。換句話(huà)說(shuō)，銷(xiāo)售商可以用IBIS模型來(lái)說(shuō)明它們新的門(mén)級設計工作，而不會(huì )給其競爭對手透露過(guò)多的產(chǎn)品信息。并且，因為IBIS是一個(gè)簡(jiǎn)單的模型，在進(jìn)行PCB板級仿真采用查表計算，因而計算量較小，比相應的全Spice三極管級模型仿真要節省10～15倍的計算量。

IBIS提供兩條完整的I/V曲線(xiàn)分別代表驅動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉換速度下?tīng)顟B(tài)轉換的曲線(xiàn)。I/V曲線(xiàn)的作用在于為IBIS提供保護二極管、TTL圖騰柱驅動(dòng)源和射極跟隨輸出等非線(xiàn)性效應的建模能力。IBIS模型的分析精度主要取決于I/V和V/T表的數據點(diǎn)數和數據的精確度。

與Spice模型相比，IBIS模型的優(yōu)點(diǎn)可以概括為：

在I/O非線(xiàn)性方面能夠提供準確的模型，同時(shí)考慮了封裝的寄生參數與ESD結構；

提供比結構化的方法更快的仿真速度；

可用于系統板級或多板信號完整性分析仿真?？捎肐BIS模型分析的信號完整性問(wèn)題包括：串擾、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓撲結構分析。IBIS尤其能夠對高速振蕩和串擾進(jìn)行準確精細的仿真，它可用于檢測壞情況的上升時(shí)間條件下的信號行為及一些用物理測試無(wú)法解決的情況；

模型可以免費從半導體廠(chǎng)商處獲取，用戶(hù)無(wú)需對模型付額外開(kāi)銷(xiāo)；

兼容工業(yè)界廣泛的仿真平臺，幾乎所有的信號完整性分析工具都接受IBIS模型。

當然，IBIS不是完美的，它也存在以下缺點(diǎn)：

許多芯片廠(chǎng)商缺乏對IBIS模型的支持。

而缺乏IBIS模型，IBIS工具就無(wú)法工作。雖然IBIS文件可以手工創(chuàng )建或通過(guò)Spice模型自動(dòng)轉換，但是如果無(wú)法從廠(chǎng)家得到小上升時(shí)間參數，任何轉換工具都無(wú)能為力

IBIS不能理想地處理上升時(shí)間受控的驅動(dòng)器類(lèi)型的電路，特別是那些包含復雜反饋的電路；

IBIS缺乏對地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式，當輸出由高電平向低電平跳變時(shí)，大的地彈電壓可以改變輸出驅動(dòng)器的行為。

三、Verilog-AMS模型和VHDL-AMS模型

與Spice模型和IBIS模型相比，Verilog-AMS和VHDL-AMS模型出現的時(shí)間要晚些，是一種行為模型語(yǔ)言。作為硬件行為級的建模語(yǔ)言，Verilog-AMS和VHDL-AMS分別是Verilog和VHDL的超集，而Verilog-A則是Verilog-AMS的一個(gè)子集。

在模擬/混合信號（AMS）語(yǔ)言中，與SPICE和IBIS模型不同的是，在A(yíng)MS語(yǔ)言中是由用戶(hù)來(lái)編寫(xiě)描述元器件行為的方程式。與IBIS模型相類(lèi)似，AMS建模語(yǔ)言是獨立的模型格式，可以應用在多種不同類(lèi)型的仿真工具中。AMS方程式還能夠在多種不同的層次上來(lái)編寫(xiě)：晶體管級、I/O單元級、I/O單元組等，唯一的要求是制造商能夠寫(xiě)出描述端口輸入/輸出關(guān)系的等式。

實(shí)際上，AMS模型還能夠被用于非電的系統元件上。一般地，可以把模型寫(xiě)得簡(jiǎn)單些可以加快仿真的速度，一個(gè)更詳細的模型往往需要更多的時(shí)間來(lái)仿真。在某些情況下，一個(gè)相對簡(jiǎn)單的行為模型比Spice模型還要精確些。

由于Verilog-AMS和VHDL-AMS都是一種新的標準，被采納也只是近5年的事情，迄今為止只有少數的半導體廠(chǎng)商能夠提供AMS模型，目前能夠支持AMS的仿真器也比SPICE和IBIS的要少。但AMS模型在PCB板級信號完整性分析中的可行性和計算精度毫不遜色于SPICE和IBIS模型。

3.21999

4.12004VHDL-AMS1999

Verilog-AMS1998

4模型的校驗

不管你決定選擇何種模型和仿真工具，你所使用的方法必須是有效的。至少，模型的準確性、完整性必需得到保證。例如，一個(gè)接收器的IBIS模型必需包括Vinl和Vinh的值，驅動(dòng)器的IBIS模型必需包括Vmeas的值。IBIS模型的數據表可以通過(guò)圖形化的顯示工具來(lái)檢查，比如Mentor的VisualIBISEditor或Cadence的ModelIntegrity工具。

同時(shí)，模型還必需能通過(guò)仿真器的檢驗，一個(gè)簡(jiǎn)單的點(diǎn)到點(diǎn)的互連可以被用來(lái)校驗模型，比如檢測是否存在收斂性問(wèn)題，注意互連必需包括至少一段傳輸線(xiàn)，這樣才能觀(guān)察到反射、過(guò)沖和嵌位二極管的嵌位特性。

終，模型還要通過(guò)實(shí)際的硬件測試進(jìn)行再次校驗。當然，器件的實(shí)際工作條件不可能完全符合仿真的參數，得到的測量數據與仿真結果無(wú)法完全一致，但是反映出來(lái)的器件特性應該吻合，比如在同樣的負載條件下，邊緣的斜率、過(guò)沖的幅度、信號的曲線(xiàn)形狀等應該相似。

5模型的選用

由于目前還沒(méi)有一種統一的模型來(lái)完成所有的PCB板級信號完整性分析，因此在高速數字PCB板設計中，需要混合上述幾種模型來(lái)大程度地建立關(guān)鍵信號和敏感信號的傳輸模型。

對于分立的無(wú)源器件，可以尋求廠(chǎng)家提供的SPICE模型，或者通過(guò)實(shí)驗測量直接建立并使用簡(jiǎn)化的SPICE模型，或者使用專(zhuān)門(mén)的建模工具（如三維、二維的電磁場(chǎng)模型提取軟件）建模。

對于關(guān)鍵的數字集成電路，則必須尋求廠(chǎng)家提供的模型，如IBIS模型或Spice。目前大多數集成電路設計和制造商都能夠通過(guò)Web網(wǎng)站或其它方式在提供芯片的同時(shí)提供所需的IBIS模型，IBIS模型一般不提供，如需要可以找廠(chǎng)家索取。

對于非關(guān)鍵的集成電路，若無(wú)法得到廠(chǎng)家的IBIS模型，還可以依據芯片引腳的功能選用相似的或缺省的IBIS模型。當然，也可以通過(guò)實(shí)驗測量來(lái)建立簡(jiǎn)化的IBIS模型。

對于PCB板上的傳輸線(xiàn)，在進(jìn)行信號完整性預分析及解空間分析時(shí)可采用簡(jiǎn)化的傳輸線(xiàn)SPICE模型，而在布線(xiàn)后的分析中則需要依據實(shí)際的版圖設計使用完整的傳輸線(xiàn)SPICE模型。如果需要更精確的分析，需要對傳輸線(xiàn)進(jìn)行準確建模，可以利用二維或三維的模型提取工具。

(杭州PCB|杭州smt|杭州PCB設計|杭州pcb打樣|杭州pcb抄板|杭州pcb板生產(chǎn)廠(chǎng)家-杭州緯亞電子科技有限公司)