對數字電路設計者來(lái)說(shuō)，通孔的電感比電容更重要。每個(gè)通孔都有寄生中聯(lián)電感。因為通孔的實(shí)體結構小，其特性非常像素集總電路元件。通孔串聯(lián)電感的主要影響是降低了電源旁路電容的有效性，這將使整個(gè)電源供電濾波效果變差。

旁路電容的目的是在高頻段把兩個(gè)電源平面短路在一起。如果假設一個(gè)集成電路在a點(diǎn)連接在電源和地平面之間，在b點(diǎn)有一個(gè)理想的表面貼裝旁路電容。則預期在芯片焊接點(diǎn)的vcs和地平面之間的高頻阻抗為零。然而，實(shí)際情況并非如此。將電容連接到vcc和地平面的每個(gè)連接通孔電感引入了一個(gè)小的但是可測量到的電感。這個(gè)電感的大小近似為：

其中，l=通孔電感，nh

h=通孔長(cháng)度，in

d=通孔直徑，in

因為上式包括一個(gè)對數，所以通孔直徑的改變對電感影響很小，但通孔長(cháng)度的改變可能引起大的變化。

通孔對于上升沿速度為1ns的信號的感抗。首先計算電感：

h=0.063(通孔長(cháng)度，in)

d=0.016(通孔直徑，in)

t10~90%=1.00(上升沿速度，ns)

從芯片分路高頻電流，3.8歐的值還不夠低。同時(shí)要記住，旁路電容通常一端通過(guò)一個(gè)通孔連接到地平面，另一端也通過(guò)一個(gè)通孔連接到+5v平面，因此通孔電感的影響會(huì )增加一倍。旁路電容貼裝在板子靠近電源和地平面的一邊，有利于減少其影響。后，在電容和通孔之間的任何引線(xiàn)都會(huì )增加更多的電感。這些走線(xiàn)應該總是盡量寬一些。

在電源和地之間使用多個(gè)旁路電容，可以得到非常低的阻抗。對于數字產(chǎn)品，作為一個(gè)粗略的準則，假設電源和地平面是理想的導體，電感為零。我們只考慮旁路電容及其相關(guān)走線(xiàn)和通孔的電感。在一個(gè)特定的范圍內，所有的旁路電容將如同并聯(lián)，降低了電源和地之間的阻抗。產(chǎn)生這個(gè)效果的有效半徑等于1/12，其中，1是上升沿的電長(cháng)度。在1/6的直徑以?xún)?，所有電容共同作為一個(gè)集總電路。

1ns的上升沿在fr-4材料中的傳播長(cháng)度大約為1=6in。在這個(gè)例子中，電容的柵格間距大于1/12=0.5in，將不會(huì )有任何好處。

對于電源的旁路電容，上升時(shí)間越短，旁路會(huì )變得越困難。當上升時(shí)間縮短時(shí)，有效半徑的值也變小。有效半徑內電容的數量隨上升時(shí)間的平方而減少。

這是一個(gè)綜合問(wèn)題。限隨著(zhù)上升時(shí)間的降低，數字轉折頻率上升，使每個(gè)通孔的感抗增加。后的結果是，對于工作在某一頻率的一個(gè)特定配置的旁路電容，當我們把上升時(shí)間減半時(shí)，其效果將減小8倍。依據該比例準則，從一個(gè)工作頻率范圍得到的經(jīng)驗可以很容易地轉換到一個(gè)新的工作頻率范圍。